PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-145217

(43) Date of publication of application: 29.05.1998

(51)Int.CI.

H03K 19/0175

(21)Application number: 09-154021

(71)Applicant: LUCENT TECHNOL INC

(22)Date of filing:

11.06.1997

(72)Inventor: GABARA THADDEUS JOHN

(30)Priority

Priority number: 96 672494


Priority date: 26.06.1996

Priority country: US

(54) INTEGRATED CIRCUIT CHIP AND ELECTRIC SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce the necessity for the resistance of a discrete element by disposing a controllable impedance arrangement within the input/output port of an integrated circuit by on chip. SOLUTION: A controllable impedance arrangement 110 which is to be connected to an interface connected to an input/output buffer 105, and a communication line 115 is included in adaptive input/output ports 100 and 150. In this case, an interface 103 generally directs a conductive element, enabling the connection between the impedance arrangement 110 and the communication line 115. This controllable impedance arrangement 110 has three switchable impedance elements 120, 125 and 130 connected to respective corresponding sources VR, VP and VSS. Then, this controllable impedance arrangement 110 realizes the specified mutually different impedance to signals transmitted in their corresponding signal levels, and when receiving a data signal, it realizes a terminal impedance.



LEGAL STATUS

[Date of request for examination]

05.04.1999

[Date of sending the examiner's decision of

07.06.2001

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision 2001-15716

of rejection]
[Date of requesting appeal against examiner's 05.09.2001 decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-145217

(43)公開日 平成10年(1998)5月29日

(51) Int.Cl.⁶

酸別配号

HO3K 19/0175

FΙ

H03K 19/00

101Q

審査請求 未請求 請求項の数10 OL (全 12 頁)

(21)出願番号

特願平9-154021

(22)出願日

平成9年(1997)6月11日

(31)優先権主張番号 672494

(32)優先日

1996年6月26日

(33)優先権主張国

米国 (US)

(71)出願人 596077259

ルーセント テクノロジーズ インコーボ

レイテッド

Lucent Technologies

Inc.

アメリカ合衆国 07974 ニュージャージ

ー、マレーヒル、マウンテン アペニュー

600 - 700

(72)発明者 タッデュス ジョン ガパラ

アメリカ合衆国、07974 ニュージャージ

ー, マーレイ ヒル, パーリントン ロー

۴ 62

(74)代理人 弁理士 三俣 弘文


最終頁に続く

(54) 【発明の名称】 集積回路チップ及び電気的システム

(57)【要約】

【課題】 プリント回路基板 (PCB) 上のディスクリ ート素子による抵抗の必要性を低減する、コンパクトな 双方向集積回路通信配置を実現する。

【解決手段】 制御可能なインピーダンス配置が集積回 路の適応可能入出力ポートにおいて用いられ、通信信号 を送信するか受信するかに従って当該ポートがそのイン ピーダンスを適応させることを可能にする。制御可能イ ンピーダンス配置は、対応する信号レベルにおける信号 の送出に対する相異なった特定のインピーダンス、ある いはデータ信号を受信する際には終端インピーダンス、 を実現する。このインピーダンス配置により、入出力ポ ート及び対応する集積回路が、従来技術に係る集積回路 と比較してよりコンパクトな大きさを有することが可能 になる。



【特許請求の範囲】

【請求項1】 少なくとも一つの適応入出力ポート(1 00, 150) を有する集積回路チップ(101, 15 1) において、前記適応入出力ポートが、

入力バッファ(105);及び、

前記バッファ及び少なくとも二つの電源に接続された制 御可能インピーダンス配置(110);ここで、

前記インピーダンス配置は通信線(115)を介してデ ータ信号を送受信する目的で前記通信線へ接続されてい る:を有しており、

前記制御可能インピーダンス配置が、

前記電源のうちの少なくとも一つと前記通信線との間に 対応する特定のインピーダンスを実現することによって 特定の論理状態でデータ信号を送出し、かつ、

前記通信線を介してデータ信号を受信する際に前記電源 のうちの少なくとも一つと前記通信線との間の終端イン ピーダンスに対応する別の特定のインピーダンスを実現 することを特徴とする集積回路チップ。

【請求項2】 前記制御可能インピーダンス配置が、前 記通信線との接続を実現するインターフェース (10 3) と、

前記各々の電源と前記インターフェースとの間に接続さ れた少なくとも一つのスイッチ可能インピーダンス素子 (140) とを有することを特徴とする請求項第1項に 記載の集積回路チップ。

【請求項3】 前記集積回路チップが、さらに第三の電 源を有しており、前記それぞれの電源との間の前記スイ ッチ可能インピーダンス素子(140)が、送信時に前 記インターフェースにおいてそれぞれ高信号レベル及び 低信号レベルを、通信信号の受信時に終端インピーダン スを、それぞれ実現するようにスイッチングされること が可能であることを特徴とする請求項第2項に記載の集 積回路チップ。

【請求項4】 前記集積回路チップにおいて、少なくと も2つの前記スイッチ可能インピーダンス素子(14 0) が少なくとも一つの前記電源と前記インターフェー スとの間に接続されており、前記インピーダンス素子の うちの少なくとも一つが終端抵抗を実現するようにスイ ッチングされ得ること及び他のインピーダンス案子のス イッチングと関連して前記インターフェースに特定のレ ベルの信号を供給するようにスイッチングされ得ること を特徴とする請求項第2項に記載の集積回路チップ。

【請求項5】 前記集積回路チップにおいて、少なくと も2つの前記スイッチ可能インピーダンス素子(14 0) が少なくとも一つの前記電源と前記インターフェー スとの間に接続されており、

前記インピーダンス素子のうちの少なくとも一つが他の インピーダンス素子のスイッチングと関連して終端抵抗 を実現するようにスイッチングされ得ること及び前記イ ンターフェースに特定のレベルの信号を供給するように 50 ライバの多くのものが同時にスイッチングする際に発生

スイッチングされ得ることを特徴とする請求項第2項に 記載の集積回路チップ。

【請求項6】 前記スイッチ可能インピーダンス素子 が、イネーブルされた場合に特定の電源と前記インター フェースとの間に特定のインピーダンスを実現するトラ ンジスタであることを特徴とする請求項第2項に記載の 集積回路チップ。

【請求項7】 前記スイッチ可能インピーダンス素子 が、スイッチに接続されたインピーダンス案子であるこ 10 とを特徴とする請求項第2項に記載の集積回路チップ。

【請求項8】 前記集積回路チップが、少なくともガニ ングトランシーバロジック標準及びハイスピードトラン シーバロジック標準からなる群より選択される標準に従 った通信信号を送受信することを特徴とする請求項第1 項に記載の集積回路チップ。

【請求項9】 前記通信線との接続を実現する前記イン ピーダンス配置が伝送線配置を有しており、前記制御可 能インピーダンス配置の前記特定のインピーダンスが前 記通信線の特性インピーダンスに基づいていることを特 20 徴とする請求項第1項に記載の集積回路チップ。

【請求項10】 基板;前記基板上に配置された少なく とも一つの請求項第1項に記載の集積回路チップ(10 1.151);及び、

前記チップのうちの少なくとも一つの入出力ポート(1 00,150)に接続された、前記基板上に配置された 少なくとも一つの相互接続配線(115);を有するこ とを特徴とする電気的システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は集積回路に関し、特 に、集積回路チップの入出力部に関する。

[0002]

【従来の技術】より速いスピードでのチップ間通信をよ り低い消費電力で実現する機能を有する集積回路チップ は、チップ及びシステム製作者にとって常に目標であり 続けている。現在では、集積回路におけるトランジスタ は、集積回路チップ間でのデータを伝達する通常の導線 による配線の能力を越える髙速データ伝送に必要とされ るスイッチング性能を実現することが可能である。より 詳細に述べれば、ゲート長1μm以下の金属酸化物半導 40 体トランジスタ(MOSFET)は、毎秒1Gビットの オーダーで転送されるデータを生成することが可能であ るが、これは、デュアルインラインパッケージ(DI P)、ボンディング配線、及びプリント回路基板 (PC B) に形成された従来の金属配線等の従来技術に係る相 互接続配線の能力を越えている。この種の相互接続配線 上で実現可能なデータレートを制限するものには、接地 電位の変動や信号の反射が含まれる。

【0003】接地電位の変動は、通常、チップの出力ド

する。この同時スイッチングにより、チップ内の接地線及び電力分配システムに過渡的電流が流れ、そのためにチップ内のスイッチングデバイスが誤ってスイッチングしたり、システムエラーやデータ消失が起こり得る。誘導雑音に関するより詳細な議論は、T. J. Gabara, "Ground Bounce Control in CMOS Integrated Circuits", Digest of Technical Papers-IEEE InternationalSolid-State Circuits Conference, pp. 88-89(1988)に見い出される。この論文は本発明の参照文献である。

【0004】従来技術に係るシステムにおいては、接地 電位の変動は、通常、送出される信号の立ち上がり及び 立ち下がりレートを最大でも1ナノ秒/Vから2ナノ秒 /Vに制限することによって無視しうるレベルに保たれ ている。その結果、データ信号の論理状態の遷移を表わ す5Vという比較的大きな電圧振幅に対しては、5ナノ 秒から10ナノ秒という非常に長い時間が必要になって しまう。この遷移時間は、対応するデータレートを、最 大でも毎秒約25Mビットから毎秒50Mビットに制限 する。さらに、このような比較的大きな電圧振幅は、通 常数百ミリワットのオーダーという望ましくないほど大 *20* きな電力を消費してしまう。高速トランシーバロジック (HSTL) やガニングトランシーバロジック (GT L) 等の通信標準に従ったシステム等の複数個の既存の システムは、電圧振幅を1 V未満に抑制することによっ て、電力消費並びにスイッチング時間を低減している。 その結果、達成可能なデータレートは、対応するファク ター5以上に増大する。

【0005】さらに、毎秒100Mビット程度の低いデ ータレートにおいては、相互接続配線の不連続性によっ て送信されたデータ信号の一部が送出側集積回路へ反射 して戻ってしまうという問題がある。このような信号の 反射は、しばしば、送出された信号を歪ませるように結 合し、宛て先集積回路によって受信される信号を劣化さ せる。このような不連続性を低減するために、システム の相互接続配線としてトランスミッションライン(伝送 線) 構造が用いられてきている。これらのシステムにお いては、ディスクリート素子による終端抵抗が、伝送線 の受信側集積回路の入力バッファに近接した位置にしば しば接続されている。終端抵抗は、不連続性並びに入力 バッファと伝送線とのインターフェースによって引き起 40 こされる対応する信号の反射を実質的に低減する目的 で、伝送線の特性インピーダンスと整合するインピーダ ンスを有している。相互接続配線に伝送線構造を用いる 手法は、H.B.Bakoglu, Circuits, Interconnections, a nd Packaging for VLSI, Ch. 6, pp. 226-273 (Addison-We sley Publishing Co. 1990)により詳細に記述されてい る。

[0006]

【発明が解決しようとする課題】しかしながら、個々の 伝送線を介して双方向通信を実現する従来技術に係る集 50 4

積回路及びシステム配置は、単一方向伝送線配置の2倍 の電力を消費するという欠点を有している。この消費電 力の増大は、集積回路の対応する入出力ポートによる伝 送線の双方の終端部に終端抵抗を使用することに起因す る。この種の抵抗は、ポートがデータ信号を受信する際 には信号の反射を低減するが、そのポートがデータ信号 を送出する際には付加的なDC電流を引き出してしま い、その結果消費電力が増大する。単一方向相互接続配 線配置は、消費電力は少ないものの、双方向相互接続配 線配置と比較して、通信ポートの数が2倍、すなわちそ れぞれ個別の入力ポート及び出力ポート、必要となり、 さらに、通信するチップ間の相互接続配線の数が 2 倍必 要になる。さらに、単一方向及び双方向配置の双方にお いて用いられるディスクリート素子による終端抵抗は、 対応するシステムのPCBの大きさ並びに複雑さを増大 させる。

【0007】よって、PCB上のディスクリート素子による抵抗の必要性を低減する、コンパクトな双方向集積回路通信配置が必要とされている。

0 [0008]

【課題を解決するための手段】本発明は、コンパクト、 かつ、比較的低消費電力であることあるいは電源の数が 低減されること等の望ましい特徴が、制御可能なインピ ーダンス配置をオンチップで集積回路の入出力ポート内 に配置することによって実現可能であるという発見に基 づいている。この制御可能なインピーダンス配置によ り、通信信号を送信中であるかあるいは受信中であるか に従って、ポートがそのインピーダンスを適応させるこ とが可能になる。制御可能なインピーダンス配置は、対 30 応するそれぞれの信号レベルにおいて送出される信号に 対して相異なった特定のインピーダンスを実現し、ま た、データ信号を受信する際には終端インピーダンスを 実現する。このインピーダンス配置をチップの入出力ポ ートに用いることにより、外部のディスクリート素子に よる終端抵抗を用いる必要性を大幅に低減して通常は無 くし、よって対応するPCBをコンパクトにして複雑さ の低減を容易にする。

【0009】より詳細に述べれば、本発明に係る制御可能なインピーダンス配置は、例えばスイッチ可能なインピーダンス素子の配置、という形態を取るものであるが、接続されている通信線、入力バッファ及び入出力ポート内の少なくとも2つの電源に対してそれぞれ対応するインピーダンス値を示す。本明細書においては、"入力バッファ"という術語は、一般的には、集積回路に対する入力信号を検出するデバイス、回路あるいは配置がその信号レベルをさらなる処理あるいは操作目的で保持するか否かに拘らず、指し示している。ポートが入力ポートとして動作している場合には、本発明に係るインピーダンスを与え

る。逆に、データ信号を送信する場合には、本発明に係 るインピーダンス配置は、通信線と電源との間に相異な ったインピーダンスを与えるか、あるいは、通信線に希 望する信号レベルを生成する目的で通信線を電源から切 り離す。

【0010】本発明は、例えば相補型金属酸化物半導体 (CMOS)、エミッタ結合ロジック(ECL)、トラ ンジスタートランジスタロジック(TTL)、ガニング トランシーバロジック(GTL)、定電圧差動振幅(L VDS)、擬似エミッタ結合ロジック(PECL)及び 高速トランシーバロジック(HSTL)等の既存の標準 を含む高速通信標準に従ったチップ間通信に関しても有 効である。

【0011】本発明に係るその他の特徴及び利点は、以 下の実施例の説明並びに添付図面からより明らかとな

[0012]

【発明の実施の形態】本発明は、集積回路の入出力ポー トにおいて制御可能なインピーダンス配置を用いること によって、当該ポートが通信信号を送出しているかある いは受信しているかに基づいてそのインピーダンスを有 効に適応させることを可能にすることに基づいている。 より詳細に述べれば、オンチップ制御可能インピーダン ス配置により、それぞれの信号レベルにおける信号の送 出に対応する相異なった特性インピーダンス、あるいは データ信号を受信する場合の終端インピーダンスが実現 される。

【0013】入出力ポートでは、本発明に係るインピー ダンス配置は、入力バッファ、通信線及び集積回路の少 なくとも2つの電源に対して接続されている。このよう にして、本発明に係る制御可能インピーダンス配置は、 入力バッファでデータ信号を受信する場合には、入出力 ポートと通信線との接続部における反射を最小化する目 的で、終端インピーダンスを実現する。本明細書におい ては、"入力バッファ"という術語は、一般的には、集 **稙回路に対する入力信号を検出するデバイス、回路ある** いは配置を、これらのデバイス、回路あるいは配置がそ の信号の信号レベルをさらなる処理あるいは操作目的で 保持するか否かに拘らず、指し示している。

【0014】本発明に係る制御可能インピーダンス配置 は、通信線と2つの電源との間の対応する電力分割配置 を実現しており、特定の信号レベルの対応するデータ信 号を生成して通信線上に送出する。当該インピーダンス 配置は、例えば電力消費を低減もしくは電源の数を低減 する等の利点を実現する目的においてインプリメントさ れる場合もある。このために、比較的コンパクトな大き さで、かつより簡潔なプリント回路基板(PCB)ある いはマルチチップモジュール (MCM) 等のシステム基 板を用いた配置が実現され得る。

おいて制御可能インピーダンス配置を実現するために、 種々の集積回路チップ配置が用いられ得る。本発明に従 って相異なった制御可能インピーダンス配置を用いた適 応入出力ポートの実施例が図3、4及び5に示してあ る。しかしながら、これらの明示した回路配置は単に例 示目的であって本発明の適用範囲を限定するものではな いことに留意されたい。

【0016】図3に示した本発明の一実施例に従って達 成することが可能な電力消費の低減を理解する目的で、 高速トランシーバロジック (HSTL) に従った従来技 術に係る単一方向及び双方向入出力ポートにおける電力 消費が、それぞれ図1及び図2に関連して記述される。 HSTL標準は、"高速トランシーバロジック(HST L) -デジタル集積回路向けインターフェース標準に基 づく 1. 5 V出力バッファ電源電圧"、Electronic Ind ustries Association、EIA/JEDEC標準8-6(1995 年8月) により詳細に記述されている。当該文献は本発 明の参照文献である。図1は、従来技術に係る単一方向 通信配置を示している。図1においては、第一集積回路 1 が第二集積回路10宛に第一相互接続配線2を介して 通信信号を送出する。同様に、第二集積回路10は第二 相互接続配線12を介して通信信号を第一集積回路1宛 に送出する。

【0017】相互接続配線2は、第一集積回路1の出力 ドライバ4を第二集積回路10の入力バッファ15に接 続し、相互接続配線12は、第二集積回路10の出力ド ライバ14を第一集積回路1の入力バッファ5に接続し ている。さらに、相互接続配線2及び12は、それぞれ 対応する特性インピーダンスZoを有する従来技術に係 30 る伝送線構造を有している。対応するそれぞれの入力バ ッファ5及び15及び出力ドライバ4及び14は、2つ の相互接続配線2及び12を介した集積回路1及び10 の間の双方向通信を可能にする。

【0018】対応する伝送線2及び12の特性インピー ダンス Zoと整合するインピーダンスを有する終端抵抗 6及び16が、それぞれ入力バッファ5及び15の近傍 で、0.75 V電源に対して接続されている。終端抵抗 6及び16は、入力バッファ5及び15と伝送線2及び 12との間の接続における不連続性によって引き起こさ れる信号の不要な反射を実質的に低減する。出力ドライ バ4及び14の各々には、それぞれ伝送線2及び12に 対して接続された2つの抵抗7及び8と対応するスイッ チ17及び18が含まれている。スイッチ17及び18 は、さらに、それぞれ1.5V電源及び接地電位に接続 されている。抵抗7及び8の各々は、伝送線2及び12 の特性インピーダンスに一致するインピーダンス 20を 有している。

【0019】実際の動作においては、スイッチ17及び 18は、制御信号DATA及びその反転信号DATAバ 【0015】本発明に従って集積回路の入出力ポートに 50 ーに基づいて交互に閉じ、論理信号1あるいは0を表わ すおよそ1.125 V あるいは0.375 V の信号を対応する伝送線2及び12上に生成する。 論理1 あるいは0 を表す信号の各々を送信するために消費される電力は、 $P=V^2/R=(.75V)^2/(2Z_0)$ W であって、伝送線2及び12の特性インピーダンス Z_0 が50 Ω である場合には伝送線当たり5.6 m W となる。

【0020】集積回路1及び10の第一及び第二入出力ポート間の従来技術に係るHSTL双方向相互接続配線方式が図2に示してある。この方式においては、図1の伝送線2及び12の代わりによりコンパクトな単一の伝送線2がが10の代わりによりコンパクトな単一の伝送線2がが10の特性インピーダンスを有している場合には11.2mW、を消費する。図1及び図2における対応する同様の素子、例えば集積回路1及び10、抵抗7及び8、及びスイッチ17及び18等には、例示を容易にするために同一の参照番号が付されている。図2においては、第一及び第二集積回路1及び10の入出力ポート20及び22は、伝送線2、に接続されている。

【0021】入出力ポート20及び22は、図1に示した入力バッファ5及び15と出力ドライバ4及び14の組み合わせに対応しており、それぞれ共通の伝送線に接続されている。しかしながら、抵抗7及び8は、Zo/2に対応するインピーダンス、すなわち図1に示した単一方向配置における対応する抵抗の半分のインピーダンスを有している。さらに、伝送線2'の特性インピーダンスに整合するインピーダンスZoを有する終端抵抗6及び16が、信号を受信する際の検出を容易にするために、ポート20及び22の近傍において伝送線2'と0.75V電源との間に接続されている。

【0022】実際の動作においては、スイッチ17及び 18は、データ信号を送信する際には交互に閉じ、デー 夕信号を受信する際には共に開である。集積回路チップ 1及び10におけるそれぞれのスイッチ17及び18の 動作は、制御信号A、B、C及びDによって制御されて いる。図1の単一方向配置において信号を送出する際と 同一の1. 125 V 及び0. 375 V という論理1及び 論理0信号のレベルを維持するために、入出力ポート2 0及び22における抵抗7及び8のインピーダンス値 は、単一方向配置の場合の値の半分に設定されている。 なぜなら、ポート20あるいは22のいずれかがデータ を送出している際に終端抵抗6及び16に付加的なDC 電流が流れるからである。その結果、このような双方向 配置における消費電力は、 $P=V^2/R=(.75V)^2$ /Z₀ W、すなわち伝送線 2'の特性インピーダンス 2 oが50Ωの場合には11.2mWとなる。この消費電 力は、図1の単一方向配置の場合の2倍である。

【0023】これに対して、本発明の一実施例に従う集 積回路チップの適応入出力配置においては、単一相互接 続配線を介した双方向通信を、例えば図2に示した従来

技術に係る双方向配置と比較してより低い電力消費で実 現することが可能である。さらに、このような適応入出 カポートを、例えば図1に示した従来技術に係る単一方 向配置の場合の消費電力とほぼ等しいオーダーの消費電 力で実現することも可能である。本発明のそのような実 施例に係る第一及び第二集積回路101及び151の適 応入出力ポート100及び150が図3に示してある。 【0024】図3に示した、単一の通信線115を介し た通信を実現するために適応入出力ポート100及び1 10 50を用いることは、単に例示目的であって本発明の適 用範囲を制限するものではない。本発明に従う集積回路 チップが、通常より多くの数の入出力ポートを有してい ることは容易に理解される。さらに、本発明に係る入出 力ポートが、例えば図2に示してあるような従来技術に 係る入出力ポート等との間で通信信号を送受信すること も可能である。集積回路101及び151が、例えばプ リント回路基板やマルチチップモジュール等、通信線 1 15の構造を維持する基板上に配置されることも可能で ある。

【0025】適応入出力ポート100及び150には、 入力バッファ105、及び通信線115に接続されたイ ンターフェース103に接続されている、破線110に よって囲まれた範囲内の制御可能インピーダンス配置が 含まれている。本明細費においては、インターフェース 103は、インピーダンス配置110と通信線115と の接続を可能にする導電性素子を一般的に指し示してい る。インターフェース103は、金属配線であり、接続 された素子110と通信線115との間に電気的なイン ピーダンスを実現するものであることが可能である。通 30 信線115は、特性インピーダンスZ0を有する伝送線 構造を取るものであってもよい。本明細鸖においては、 伝送線という術語は、実質的に信号速度の信号周波数に 対する比に依存せずに、信号をある点から別の点へ伝達 するあらゆる配線を指し示している。入力バッファ10 5の配置例には、従来技術に係る集積回路に通常用いら れるような配置が含まれる。この種の入力バッファは、 B. Gunning et al., "A CMOS Low-Voltage-Swing Transm ission-Line Transceiver", Digest of TechnicalPaper s-IEEE International Solid-State Circuits Conferen 40 ce, pp. 58-59(1992)により詳細に記述されている。当該 論文は、本発明の参照論文である。

【0026】制御可能インピーダンス配置110は、各々、それぞれ対応する電源 V_R 、 V_P 及び V_SS に接続された3つのスイッチ可能インピーダンス素子120、125及び130を有している。スイッチ可能インピーダンス素子120、125、及び130は、各々、対応するインピーダンス値を対応する電源とインターフェース103との間に実現することができるようにスイッチすることが可能である。スイッチ可能インピーダンス素子125、及び130は、さらに、各々対応電源と

インターフェース 1 0 3 との間を開回路にすることができるようにスイッチすることが可能である。

【0027】よって、各々のスイッチ可能インピーダンス案子120、125及び130は、スイッチ145に接続されたインピーダンス案子140によって模式的に表現することが可能である。図3に示した実施例においては、ポート100に対する制御信号A1、A2及びA3とポート150に対する制御信号A4、A5及びA6とに基づいてそれぞれの案子間でインピーダンスZ0を実現するように活性化され得る。従って、例えば抵抗、抵抗とインダクタとの組み合わせ、及び/あるいは抵抗とキャパシタの組み合わせ等のオンチップインピーダンス案子がインピーダンス素子140として、及び、従来技術に係る集積回路トランジスタスイッチ等のスイッチがスイッチ145として、それぞれ用いられることが可能である。

【0028】スイッチ可能インピーダンス素子120、 125及び130に用いられ得るその他の集積回路配置 には、例えば、スイッチング機能を実行可能であってか つ所定のインピーダンス値を実現することも可能な受動 素子配置及び能動インピーダンス素子が含まれる。本発 明の出願人の所有する米国特許第5,194,765 号、第5, 243, 229号及び5, 298, 800号 に記載された能動抵抗デバイス等がその例である。当該 米国特許は本発明の参照文献である。この種の能動イン ピーダンス素子は、所定のスイッチ可能インピーダンス 値を実現するために、個別に用いられることも、並列に 用いられることも、カスケード接続あるいは直列接続さ れることも可能である。図3に示した配置に従ったHS TL通信に関しては、インピーダンス案子140は、各 々、通信線115の特性インピーダンス20に対応する インピーダンス Zoを有している。

【0029】電源 V_P 及び V_S によって供給される電圧は、通信線115上の所定の第一及び第二信号レベルとチップ101及び151のインピーダンス素子120、125及び130に対して用いられるインピーダンス値に基づいて選択される。第二電源 V_S Sがそれぞれのチップ101及び151のチップ内接地電位であることも可能である。さらに、電源 V_R によって供給される電圧は、終端インピーダンスに所定のバイアスを供給するのに充分なものでなければならない。従って、第一及び第二信号レベルのそれぞれに対して入力バッファ105のノイズフロア及びシーリングを避ける目的で、(V_R ー V_S S)が実質的に(V_P - V_S S)/2 に等しくなるように電源 V_R によって供給される電圧を用いることが有効である。

【0030】図3に示した実施例において、インピーダンス素子120、125及び130が通信線115の特性インピーダンスと実質的に等しいインピーダンスを有しており、かつ、電圧(V_R - V_{SS})が実質的に(V_P -

 V_{SS}) /2に等しい場合には、ポート100あるいは150によって通信線115上に生成される通信信号は、0.75 (V_P-V_{SS}) あるいは0.25 (V_P-V_{SS}) の大きさを有する。よって、ポート100あるいは150がHSTL標準に従う場合には、電源電圧 V_P-V_{SS} =1.5 V_P を用いると、第一及び第二信号レベルとしてそれぞれ1.125 V_P 0.375 V_P 5 V_P 6 にないてもは、図1 V_P 7 V_P 9 V_P 7 V_P 7 V_P 7 V_P 9 V_P 9

10

【0031】実際の動作においては、ポート100あるいは150は、各々、インピーダンス素子120を活性化しつつインピーダンス素子125及び130を不活性化することによって、他方のポートからの通信信号を受信する入力配置を取るように設定され得る。さらに、ポート100あるいは150は、インピーダンス素子125を活性化しつつインピーダンス素子120及び130を不活性化することによって、第一信号レベルにおいて通信信号を送信するように設定され得る。同様に、ポート100あるいは150は、インピーダンス素子130を活性化しつつインピーダンス素子120及び125を不活性化することによって、第二信号レベルにおいて通信号を送信するように設定され得る。

【0032】よって、ポート100が通信信号をポート 150へ送信するためには、ポート150は入力配置を 取るように設定され、ポート100は対応する通信信号 を送信するために第一信号レベル送信配置あるいは第二 信号レベル送信配置に設定されることが必要である。同 様に、ポート100が入力配置を取るように設定され、 ポート150が対応する通信信号をポート100宛に送 30 信するために第一信号レベル送信配置あるいは第二信号 レベル送信配置に設定されることも可能である。図3に 示した入出力ポート配置は、 $P = V^2 / R = (V_R - V_R)$ $V_{SS})^2/2Z_0$ という電力を消費する。よって、 V_{R} ー V_{SS}= 0. 75Vという電圧を供給する電源を有し、5 OΩの特性インピーダンスの通信線を有するするHST Lシステムにおいては、消費電力は5.6mWとなる。 この消費電力は、図2に示した従来技術に係る双方向配 置の半分であり、図1に示した単一方向配置と実質的に 等しい。

40 【0033】チップ101及び151は、通信信号の送出を開始しようとしているため相手方が入力配置を実現するよう、互いに相手方に対して通知することが可能である。あるいは、コントローラ、プロセッサあるいはラインアービタが、チップ101及び151とは別に、それぞれのチップが通信線115を介した通信信号を送信するあるいは受信するのを制御することも可能である。さらに、ポート100及び150は、本明細杏においては特定のインピーダンス値及び電圧差Vp-Vss等の電源電圧値に関連して記述されているが、種々の相異なったインピーダンス案子及び電源電圧値を本発明に従って

所定の送信信号レベルあるいは終端インピーダンス値を 実現する目的で用いることが可能である。

【0034】図3に示した配置と実質的に同一の機能を 実現し、さらに電源の数を減らした本発明に係る入出力 ポート配置の別の実施例が図4に示してある。詳細に述 べれば、図4に示した実施例は、図3に示した実施例に おいて用いられていた3つの電源VP、VR及びVSSの代 わりに2つの電源VP及びVSSに基づいて動作すること が可能である。図3及び図4においては、同様のコンポ ーネントは説明を明瞭にする目的で同一の番号が付され 10 ている。例えば、入力バッファ105、インターフェー ス103及び通信線115である。図4においては、そ れぞれの集積回路チップ201及び251の入出力配置 200及び250は、インターフェース103によって 特性インピーダンス 20を有する通信線 1 1 5 に接続さ れている。制御可能インピーダンス配置210は、イン ターフェース103と入力バッファ105とをそれぞれ のポート200及び250において接続している。

【0035】制御可能インピーダンス配置210は、それぞれ2群のスイッチ可能インピーダンス素子120及び125、及び130及び135を有している。素子120及び125は、インターフェース103と集積回路チップ201の第一電源Vpとの間に並列に接続されている。同様に、素子130及び135は、インターフェース103と集積回路チップ201の第二電源Vssとの間に並列に接続されている。電源Vpから供給される電圧は、チップ201によって送信される信号の所定の第一信号レベルに対応している。同様に、電源Vssから供給される電圧は、チップ201によって送信されるデータ信号の所定の第二信号レベルに対応している。第二電源Vssが集積回路チップ201のチップ内接地電位であることも可能である。

【0036】スイッチ可能インピーダンス素子120、125、130及び135はインピーダンス素子140及びスイッチ145によって模式的に示されており、それぞれ対応する電源VP及びVSSとインターフェース103との間でインピーダンスあるいは実質的な開回路を実現することによって、図3に示した素子120、125及び130と実質的に同様の方式で機能する。スイッチ可能インピーダンス素子120、125、130及び135に利用可能な素子には、図3のインピーダンス素子120、125及び130に関連して前述されているものが含まれる。図4の配置に従ったHSTL通信に関しては、インピーダンス素子140の各々は、通信線115の特性インピーダンスス0の二倍に等しい220のインピーダンスを有している。

【0037】制御信号B1、B2、B3、及びB4は、 集積回路201のスイッチ可能インピーダンス案子12 0、125、130及び135の活性化を制御する。同 様に、制御信号B5、B6、B7、及びB8は、集積回 路251のスイッチ可能インピーダンス案子120、1 25、130及び135の活性化を制御する。

【0038】実際の動作においては、送信された信号の 受信を実現する目的で、ポート200あるいは250は 入力配置を取るように指定される。この際には、インピ ーダンス素子120及び130が活性化され、インピー ダンス素子125及び135が不活性化される。あるい は、インピーダンス素子125及び135が活性化され てインピーダンス素子120及び130が不活性化され ることによって、入力配置が構成される。さらに、ポー ト200あるいは250が、インピーダンス案子120 及び125を活性化してインピーダンス案子130及び 135を不活性化することによって第一送信レベル配置 を取るように構成され、第一信号レベルにおいて通信信 号が送信される。同様に、ポート200あるいは250 が、インピーダンス素子130及び135を活性化して インピーダンス素子120及び125を不活性化するこ とによって第二送信レベル配置を取るように構成され、 第二信号レベルにおいて通信信号が送信される。第一及 20 び第二信号レベルは、図4に示したポート200及び2 50の配置例に基づいており、それぞれ高及び低信号レ ベルすなわち論理レベルに対応している。

【0039】より詳細に述べれば、ポート200からポ ート250宛に第一信号レベルを有する通信信号を送出 する際には、ポート250は入力配置を取るように構成 され、ポート200は第一送信レベル配置を取るように 構成される。その結果、ポート250における通信線2 50上の通信信号は0.75Vpの振幅を有することに なる。同様に、ポート200が第二送信レベル配置を取 る場合には、O.25Vpの通信信号がポート250に 現れる。同様に、通信信号がポート250からポート2 00宛に送信される場合には、ポート200は入力配置 を取るように構成され、ポート250はいずれかの送信 配置を取るように構成される。その結果、ポート200 における通信線115上の通信信号は、ポート250が 第一あるいは第二送信レベル配置を取るように構成され た場合には、それぞれ0.75Vpあるいは0.25Vp の振幅を有することになる。

【0040】よって、ポート200及び250がHST L標準に従う場合には、電源電圧VP-Vss=1.5Vが用いられて第一及び第二信号レベルはそれぞれ1.125V及び0.375Vとなる。これらは、図1及び図2に示した従来技術に係るHSTL配置、及び図3に示した本発明の実施例において用いられているものに対応する。さらに、図4の実施例においては、図3に示した実施例において3つの電源が用いられているのに対して、2つの電源に基づいて同様の機能を実現している。しかしながら、2つの電源しか用いない配置においては、図3に示してある3つの電源を用いる配置と比較して、より多くの電力を消費する。より詳細に述べれば、

集積回路 201 あるいは 251 において消費される電力は、伝送線 115 の特性インピーダンス 20が 50 Ω である場合に、終端インピーダンスを実現している分圧器に関して $P=V^2/R=(V_P-V_{SS})^2/2$ $20+(V_P-V_{SS})^2/2$ 0=(5.6+11.2) mW=16.8 mWである。

【0041】図4に示した実施例においては2つの電源しか用いられていないが図3の実施例よりも多くの電力を消費するため、図4の実施例は第三の電源を用いることが望ましくなく、必要とされる適応入出力ポートの数が比較的少ない場合、例えば10個未満の場合に集積回路チップ配置において利用される。付言すれば、図3に示した実施例は、より多くの個数の適応入出力ポートを必要とする集積回路チップにおいて用いられることが有利である。

【0042】本発明に係る制御可能インピーダンス配置のさらに別の実施例300が図5に示してある。配置300は、HSTLクラスIIIあるいはGTL標準のいずれかに従ったフォーマットで通信信号を低消費電力で送受信することが可能である。これらの標準は、前掲のEIA/JEDEC標準8-6及び"Gunning Transceiver Logic (GTL) -Low-Level, High-Speed Interface Standard for Digital Integrated Circuits", Electronics Industries Association, EIA/JEDEC標準

8-3 (1993年11月)により詳細に記述されている。後者は本明細書の参照文献である。図5においては、配置300のインターフェース301に接続されている入力バッファは、図を簡潔にする目的で描かれてはいない。しかしながら、本発明に従った集積回路配置には、通常この種の入力デバイスが含まれるということは容易に理解されるべきである。インターフェース301は、図3及び図4のインターフェース103に対応している。さらに、インターフェース301は、図3及び図4の通信線115のような通信線に接続されているが、図を簡潔にする目的で描かれてはいない。

14

【0043】配置300は、3つの制御信号I/O、DATA、及びTYPEによって制御される。制御信号I/Oは、配置300が入力あるいは出力配置のいずれかで動作させる。出力配置で動作する場合、制御信号DATAは、配置300が第一あるいは第二信号レベルのいずれで通信信号を送出するかを制御する。さらに、出力配置で動作する場合には、制御信号TYPEは、送出される通信信号がHSTLクラスIIIフォーマットかGTLフォーマットのいずれであるかを制御する。以下の表は、制御信号の特定の信号レベルに基づいて実行される特定の動作を識別する:

【表1】

制御信号表

信号レベル	1/0	DATA	TYPE
斉 (1)	入力	高信号レベルで送出	HSTL クラスIII フォーマット で送出
Œ (O)	出力	:低相号レベル 送出	G T L フォー i マットで送出

【0044】配置300において、制御信号 I / Oは、インバータ305と第一及び第二伝達ゲート310及び315の第一制御入力とに供給される。第一及び第二伝達ゲート310及び315に関しては、以下で詳細に記述される。インバータ305は、さらに、伝達ゲート310及び315の第二制御入力に接続されている。制御信号DATA及びTYPEは、それぞれ伝達ゲート310及び315の信号入力へ供給される。伝達ゲート310及び315の信号出力はNANDゲート320の入力及び対応するトランジスタ325及び330へ接続されている。トランジスタ325及び330は、さらに、イ

40 ンバータ305及び電源 V_{DD} に接続されている。電源 V_{DD} は3.0Vから5.0Vのオーダーの電圧を供給する電源である。

【0045】NANDゲート320の出力はインバータ 335に接続されており、インバータ335はトランジ スタ340のゲートに接続されている。インバータ30 5は、さらに別のインバータ345に接続されており、 インバータ345はさらにNORゲート350の一方の 入力に接続されている。制御信号DATAは、この制御 信号のNORゲート350の第二入力への伝達を遅延さ 50 せるインバータ対355へも供給される。NORゲート 350の出力はトランジスタ360のゲートに接続されている。トランジスタ340のソース及びドレインは、それぞれ、例えば図5に示した配置においてはおよそ1.5Vの電圧を有する電源Vppq及びインターフェース301に接続されている。トランジスタ360のソース及びドレインは、インターフェース301と対応するチップの接地電位である電源Vssとの間に接続されている。

15

【0046】伝達ゲート310及び315は、それぞれの制御入力における信号に基づいて、DC信号を信号入力からその信号出力へ伝達するか、あるいは信号入力と信号出力との間を開にする。伝達ゲートは、例えば、N-MOSトランジスタ及びP-MOSトランジスタのソース及びドレインをそれぞれ接続し、それぞれのゲートを制御信号入力として利用することによって実現され得る。接続されたトランジスタのソース及びドレインは、信号入出力として用いられる。

【0047】 さらに、トランジスタ340は、それがイネーブルされた際にソースとドレインとの間に所定の第ーインピーダンス、例えばインピーダンス20、を有するように、チャネル幅及びチャネル長が決定されている。同様に、トランジスタ340は、それがイネーブルされた際にソースとドレインとの間に所定の第二インピーダンス、例えばインピーダンス20/3、を有するように、チャネル幅及びチャネル長が決定されている。インピーダンス20は、図3及び図4に示した通信線115等の通信線の特性インピーダンスに対応している。

【0048】実際の動作においては、配置300を入力 配置にするために制御信号 I / O が高信号レベルにある 場合には、インバータ305の出力は低信号レベルにな り、伝達ゲート310及び315を不活性化する。この 不活性化により、制御信号DATA及びTYPEがNA NDゲート320へ達しなくなる。インバータ305の 低信号レベル出力のためにインバータ345の出力が高 信号レベルとなり、NORゲート350がトランジスタ 360を不活性化する。トランジスタ360が不活性化 されることにより、電源VSSとインターフェース301 との間が実質的に開回路になる。インバータ305の低 信号レベル出力は、さらに、NANDゲート320の出 力を低信号レベルにし、その結果インバータ335が高 信号レベル出力を生成してトランジスタ340が活性化 される。活性化されたトランジスタ340は電源VDDQ とインターフェース301との間にインピーダンス20 を実現する。その結果、入力配置における配置300の 等価回路は、インターフェース 3 0 1 と電源 V DDQとの 間の終端インピーダンス 20とによって表現される。

【0049】配置300を送信配置で動作させる目的で制御信号I/Oが低信号レベルにある場合には、インバータ305の出力は髙信号レベルになり、伝達ゲート310及び315が活性化される。インバータ305の髙

信号レベル出力は、さらに、NORゲート350が制御信号DATAの低信号レベルあるいは高信号レベルに基づいて、トランジスタ360をそれぞれ活性化あるいは不活性化させる。伝達ゲート310及び315が活性化させるため、制御信号TYPEが低信号レベルにある場合にはトランジスタ340が不活性化され、図6に示したGTLドライバ400の等価回路表現と同等の回路が実現される。さらに、制御信号TYPEが高信号レベルにある場合には、配置300はHSTLクラスIIIドライバとして機能し、トランジスタ340は、データ信号DATAが高信号レベルあるいは低信号レベルにあるかに依存して、それぞれ活性化されたり不活性化されたりする。HSTLクラスIIIドライバとして配置された場合の配置300の等価回路表現は、図7に示してある。

【0050】図6においては、GTLドライバ等価表現 400は、制御信号DATAが低信号レベルにある場合 にはVSSと通信線との間にZoのインピーダンスを実現 し、制御信号DATAが高信号レベルにある場合には、 前述の二点間を開回路にする。制御信号I/O及びTY PEの双方が低信号レベルにある場合に、図5に示した 配置300によってGTLドライバ配置が実現される。 【0051】図5において、制御信号I/O及びTYP Eがそれぞれ低信号レベル及び高信号レベルにある場合 には、配置300が図7に示したHSTLクラスIII ドライバとして機能する。図7において、等価回路表現 500は、図5の電源VDDQとインターフェース301 との間に直列に接続されたインピーダンス Z o及び第一 スイッチ510を有している。表現500は、さらに、 30 インターフェース301と電源 VSS との間に直列に接続 されたインピーダンス索子 Zo/3及び第二スイッチ5 20を有している。制御信号DATAは、その値がそれ ぞれ高信号レベルあるいは低信号レベルである場合に、 第一スイッチ510を閉あるいは開にする。逆に、制御 信号DATAは、その値がそれぞれ低信号レベルあるい は髙信号レベルである場合に、第二スイッチ520を閉 あるいは開にする。

【0052】従って、等価回路表現500は、スイッチ510を開にしてインピーダンス Z_0 をディセーブルしつつスイッチ520を閉にして通信線をインピーダンス Z_0 /3及び電源 V_{SS} に接続することにより、インターフェース301及び対応する通信線に低信号レベルで信号を送出する。同様に、等価回路表現500は、スイッチ510を閉にしてインピーダンス Z_0 を電源 V_{DDQ} と通信線との間に接続しつつスイッチ520を開にしてインピーダンス Z_0 /3をディセーブルすることにより、通信線に高信号レベルで信号を送出する。図6及び図7において等価回路400及び500として表現された図50の配置300の消費電力は、GTLあるいはHSTLクラス111信号のいずれを送信するように配置された場

合においても、50%のデューティサイクル約17mW のオーダーである。この消費電力は、前述のフォーマッ トで信号を送出する従来技術に係る双方向入出力ポート において消費される電力の各半分である。

【0053】以上の説明は、本発明の一実施例に関する もので、この技術分野の当業者であれば、本発明の種々 の変形例が考え得るが、それらはいずれも本発明の技術 的範囲に包含される。例えば、前述されている実施例に おいては通信信号がHSTL及びGTL標準に従って送 出されるが、容易に理解されるように、本発明に従った 10 16 終端抵抗 入出力ポートは、例えば相補型金属酸化物半導体(CM) OS)、エミッタカップルドロジック(ECL)、トラ ンジスタートランジスタロジック(TTL)、定電圧差 分振幅(LVDS)、及び擬エミッタカップルドロジッ ク (PECL) 等の他の標準に従う信号を送受信するた めに利用され得る。さらに、本発明に係る入出力ポート は、従来技術に係る標準に従わないような方式における 信号の送受信のためにも用いられ得る。本発明は、毎秒 50Mビットあるいはそれ以上のデータレートでのチッ プ間通信に関して特に有用であるが、より低いデータレ 20 ーダンス素子 ートにおける通信に対しても有用である。

[0054]

【発明の効果】以上述べたごとく、本発明によれば、集 積回路の入出力ポートにおいて用いられる制御可能なイ ンピーダンス配置が提供される。

【図面の簡単な説明】

【図1】 従来技術に係る単一方向通信向け集積回路チ ップ配置を示す模式的なブロック図。

【図2】 従来技術に係る双方向通信向け集積回路チッ プ配置を示す模式的なブロック図。

【図3】 本発明に従った双方向通信向け集積回路チッ プ配置の実施例を示す模式的なブロック図。

【図4】 図3に示した集積回路チップ配置の別の実施 例を示す模式的なブロック図。

【図5】 図3及び図4において用いられる本発明に係 る制御可能インピーダンス配置の実施例を示す模式的な ブロック図。


【図6】 図5に示した配置の動作時の等価回路を示す 模式的なプロック図。

【図7】 図5に示した配置の動作時の等価回路を示す 40 355 インバータ 模式的なブロック図。

【符号の説明】

- 1 第一集積回路
- 2 相互接続配線

- 2' 相互接続配線
- 4 出力ドライバ
- 5 入力バッファ
- 6 終端抵抗
- 7、8 抵抗
- 10 第二集積回路
- 12 相互接続配線
- 14 出力ドライバ
- 15 入力バッファ
- - 17、18 スイッチ
 - 20、22 入出力ポート
 - 100 適応入出力ポート
 - 101 第一集積回路
 - 103 インターフェース
 - 105 入力バッファ
 - 110 インピーダンス配置
 - 115 通信線
- 120、125、130、135 スイッチ可能インピ
 - 140 インピーダンス素子
 - 145 スイッチ
 - 150 適応入出力ポート
 - 151 第二集積回路
 - 200 適応入出力ポート
 - 201 第一集積回路
 - 210 インピーダンス配置
 - -250 適応入出力ポート
 - 251 第二集積回路
- 30 300 制御可能インピーダンス配置
 - 301 インターフェース
 - 305 インバータ
 - 310、315 伝達ゲート
 - 320 NANDゲート
 - 325、330 トランジスタ
 - 335 インバータ
 - 340 トランジスタ
 - 345 インバータ
 - 350 NORゲート
 - 360 トランジスタ
 - 400 等価回路
 - 500 等価回路



フロントページの続き

(71)出願人 596077259

600 Mountain Avenue, Murray Hill, New Je rsey 07974—0636U.S.A.